SUBSTRATE FOR PLACING SEMICONDUCTOR ELEMENT

特許公報番号

JP61194842

公報発行日

1986-08-29

発明者:

YASHIKI TETSUO; YOSHIOKA TAKESHI; DOI AKIRA

出国人

SUMITOMO ELECTRIC INDUSTRIES

分類:

一国際:

H01L21/52; H01L21/58; H01L23/14; H01L21/02;

H01L23/12; (IPC1-7): H01L21/58

一欧州:

H01L21/58

出願番号


JP19850036141 19850225

優先権主張番号: JP19850036141 19850225

ここにデータエラーを報告してください

要約 JP61194842

PURPOSE:To obtain a substrate which has both excellent heat dissipation efficiency and electric insulation by improving the composition of Cu-W or Cu-Mo alloy, and bonding a W or Mo plate having an insulating layer to the alloy. CONSTITUTION: A W or Mo plate 3 is bonded through a brazing layer 2 on a main metal plate 1 of Cu-W or Cu-Mo alloy, and an electrically insulating coating layer 4 is formed thereon. A semiconductor element 7 is placed through a metallized layer 5 and an Au plating layer 6. The W alloy contains 1-40wt% of Cu, 4.0-12.0X10<-6>/ deg.C of thermal expansion coefficient, and 0.4cal/cm.sec. deg.C or higher of thermal conductivity. The Mo alloy contains 1-50wt% of Cu, 5.0-12.0X10<-6>/ deg.C of thermal expansion coefficient, and 0.35cal/cm.sec. deg.C or higher of thermal conductivity.



esp@cenet データベースから供給されたデータ - Worldwide

⑩ 日本 国特 許 庁 (JP)

①特許出額公開

⑫公開特許公報(A)

昭61 - 194842

Solnt_Cl_4
H 01 L 21/58

證別記号

庁内整理番号

❷公開 昭和61年(1986)8月29日

6732-5F

審査請求 有 発明の数 1 (全5頁)

❸発明の名称 半導体素子搭載用基板

②特 顕 昭60-36141

会出 顧 昭60(1985)2月25日

@発明者 矢敷 哲男 伊丹市昆陽北1丁目1番1号 住友電気工業株式会社伊丹 製作所内

母発明者 上居 陽 伊丹市昆陽北1丁目1番1号 住友電気工業株式会社伊丹

製作所内

⑪出 願 人 住友電気工業株式会社 ⑫代 理 人 弁理士 新居 正彦 大阪市東区北浜5丁目15番地

明知者

- 1. 発明の名称 半導体素子搭載用基板
- 2. 特許請求の範囲
- (1) Cuを1~40wt%含有し、熱膨張係数が 4.0~12.0×10-6/で、熱伝導率が0.40ca1/cm·sec·で以上を有するW合金又はCuを1~50wt%含有し、熱膨張係数が 5.0~12.0×10-6/で、熱伝導度が 0.35ca1/cm·sec·で以上を有するNo合金からなる主金関板と、これと張り合わせた、少なくとも表面の一部に電気絶縁性の無機物質から成る厚さ 0.1~20μmの被覆層を有する厚さ30~100μmのW板又はNo板とを含むことを特徴とする半導体素子搭報用基板。
- ② 前記主金属板が粉末焼結法により製造された 合金であることを特徴とする特許請求の範囲第(1) 項記載の半導体素子搭載用基板。
- (3) 前記 W 板又はWo 板への被覆圏の形成が、終 W 板またはWo 板を主金属板に張り合わせる前に行な

われることを特徴とする特許請求の範囲第(1)項ま たは第(2)項に配載の半導体素子搭載用基板。

- (4) 前記 W 板又は Wo 板への被覆層の形成が、これらを主金属板に張り合わせた後に行なわれることを特徴とする特許請求の範囲第(1)項または第(2)項に記載の半導体素子搭載用基板。
- (5) 前記被覆圏がBN、A1aOa、A1N、SiaNa、YaOa、2MgO・SiOa、ダイヤモンド及び、アモルファス状のダイヤモンドであるいわゆるiーカーボンからなる群から選ばれる1種又はそれらの種団体であることを特徴とする特許論求の範囲第(1)~(4)項のいずれか1項に記載の半導体素子搭載用基板。

3. 発明の辞組な説明

本発明は、集積回路装置の半導体素子搭載用基 板に関するものであり、更に詳しくは半導体素子 に発生する熱を効率よく放熱し得ると共に基板材 料本来の特性である業子との熱脳張係数が近似し、 しかも優れた電気絶縁性を有する半導体素子搭載 用基板に関するものである。

従来の技術

半導体装置、これらを利用する装置、機器では、 半導体素子、抵抗器類、コイル類等における発熱 のために複雑な熱系を構成するが、このような熱 は各種熱伝導様式、例えば熱伝導、熱輻射、対流 等により装置外に放出されることになる。

一般に、半導体素子には特性上並びに信頼性の 点から最大限度許される程度(最高許容温度)が あり、また、舞音余裕の点からも案子内あるいは 素子相互間の程度差にも許容範囲が存在する。

従って、これら素子等を安定かつ信頼性よく動作させるべく、最高の熱設計を行うことは、半導体装置等の設計、製作において極めて重要なことである。

更に、近年、半導体素子の高速化、高密度化、 大型化の動向がみられ、それに伴い半導体素子の 発熱量の増大が大きな問題となっており、そこで、 半導体装置用基板についても、放熱性の改良、即 ち基板全体としての板厚方向の熱伝導性のより一

く異る2相の混成組織を有しており、又、数%という大きな気孔率を有している為に、たとえ研胞を行なったとしても1 μm以内の表面租度に仕上げる事は極めて困難であった。この為、これらの合金上に形成した被覆層(尾気絶縁層)にはピンホールやクラックが発生し易く、従って半導体素子搭載用基板としては、品質の安定性に於て不充分であった。

発明が解決しようとする問題点

屋の改良が要求されている。そのために、半導体 装置用基板については、同時に高い電気絶縁性と、 高い故熱性とを有することが要求されることになる。

半導体デバイス、特に要破回路のうちで、高信 観性を必要とするものには、低融点ガラス、セラ ミックパッケージや多層セラミックパッケージな どのパッケージ法が従来から用いられている。

しかしながら、近年集積回路常子についても高 密度化及び大型化が進行し、これに伴って半導体 源子からの発熱量の増大がもたらされ、蒸板材料 に対する放熱性の要求がますます大きくなりつつ ある。

従来、このような要求を満たす材料としては、 Cuを1~40mt %合有する ₩合金又はCuを1~50mt % 合有するNo合金が用いられ、これらはその少なく とも表面の一部に電気絶縁圏を形成して、半導体 素子搭載用基板として使用されていた。

しかし乍ら、これらのCu-W合金あるいはCu-Mo合金は、W又はMoとCuという機械的性質の著し

うとすれば他方の特性が阻害されることとなるな ど、いままでのところ前記要求に合致する特性の 半導体装置用基板は知られていない。

尚、特に上記のCu-Nあるいは-No合金では複複 特性の著しく異なる2相の混成組織を有している ために、また気孔率が大きいために、電気絶縁層 の形成の際ピンホールやクラックが発生するとい った問題がみられた。

このような要求を満たす基板を開発することは、 高速化、高密度化の図られた半等体素子の安定性 並びに信頼性を保証する上で極めて重要であり、 また、実際にもこのような基板の開発に対する大 をな要望がある。

そこで、本発明の目的は、上記徒来法の欠点を 解消し、半導体素子の発する熱を効率よく放出し 得、しかも電気絶縁性にも優れた半導体装置搭載 用基板を提供することにある。即ち、従来のセラ ミックス基板に代る放熱性が良好で品質の安定性 に優れた半導体素子搭載用基板を提供せんとする ものである。

問題点を解決するための手段

本発明者等は半導体装置搭数用基板の上記のような現状に鑑みて、目的とする基板を開発すべく 値々検討、研究した結果、上記Cu-Wまたは-No合 金の組成を改善し、これに絶縁国を有する単板ま たはWo版をはり合わせた構成とすることが有利で あることに著目し本発明を完成した。

すなわち、本発明の半導体素子搭載用基板は、Cuを1~40wt %含有し、無膨張係数が4.0~12.0×10⁻⁶/で、無伝導率が0.40cal/ca·sec·で以上を有する場合金又はCuを1~50vt %含有し、無膨張係数が5.0~12.0×10⁻⁶/で、無伝導度が0.35cal/ca·sec·で以上を有するNo合金からなる主金属板と、その上に張り合わされた、少なくとも表面の一部に電気絶縁性の無機物質から成る算さ0.1~20μmの被覆層を有する解さ30~100μの製板又はNo板とを含むことを特徴とする。

本発明の半導体素子搭載用基板において、前配 主金属板は各種の公知の方法に従って形成するこ とができるが、特に粉末焼結法に従って製造する

はプラズマCVD法により形成され、AlaDa、SiOaなどは熱酸化により形成することができる。 尚、本発明においては各種PVD法、CVD法等の気相蓋者法を利用することが好ましい。

以下、添付図面に基づき本発明の基板を更に詳しく説明する。

第1 図及び第2 図は本発明の甚級を用いて半導体素子を搭載した半導体装置の断面図であり、第1 図はその1 製練を示すものである。図から明らかなように、第1 の製機では、基板はCu - W 合金又はCu - W 合金の主金属板1と、その上に織付け圏2 を介して接合されたW 板又はNo 板3 と、電気を発用被覆蓋4 とから構成され、これにメタライズ層5 およびAuメッキ ■ 6 を介して半導体素子7 が搭載されている。

一方、第2図は本発明の基板のもう一つの無線を示すものであり、そこではW板またはM板3は表・裏両面が電気絶線圏4で覆われており、またそのために銀付け圏2と絶線屋4との間にはメタライズ圏5、が配置されている。これ以外について

ことが好ましく、これによって後のNo板、W板と の張り合わせ操作が容易になる。

本発明の半導体果子搭数用基板の作製に際し、 関板またはNo版には電気絶縁間のコーティングを 行うが、これは該関板またはNo版をCu-NまたはCu-No合金からなる主金属板と張り合わせる前、あるいはその後のいずれの段階で行ってもよい。該 絶縁屋材料としては、例えばBR、A1203、A18、SisNa、 Y203、2 MgO・SiO2、ダイヤモンドおよびアモルファス状のダイヤモンドであるいわゆるiーカーボ材料であり得、また建筑の異なの面に機能成立とあり得、また建筑の異なるを表ののこれらは回路 基板の要求特性にあじて、適宜選択され、組合されて使用される。

この被覆面は従来公知の各種薄膜形成法、即ち、 真空蓋者法、CVD法、プラズマCVD法、スパッタ法、金属蓋者膜の熱硬化法などの中から、材料の性質、種類に応じて最適の方法を選び実施することができる。例えばSisHa、SiOz、AlzOzなど

は第1図と同様である。

本発明の半導体素子搭敷用基板は、最近特に大型化、高密度化の傾向が著しく、そのため発熱量も大きなものとなっている集積回路用基板として 応用することが好ましいが、これのみに制限され るものではなく、その他の各種半導体デバイス用 基板として使用し得ることはいうまでもない。

作用

以上のような観点から、本発明の半導体搭載用 基板において、まず主金銭板としてのCu-N又はCu-No 合金組成即ちCo含量は臨界的である。これは、 主金属板の物性、即ち熱膨張係数、熱伝率等とも 密接な関係を有し、主金属板の紋物性を所定の範 囲内の値に維持するためには、Cu-N合金にあって

対して、W板またはMo板のいずれを接合してもよいが、これら両者の物性を考慮すれば、Cu-Wに対してはW板を、またCu-Moに対してはMo板を接合したものが物性の点ではより好ましい。

実箱例

以下、実施例(作製例)により本発明の基板を 更に具体的に説明する。ただし、以下の作製例に より本発明の範囲は何等制限されない。

作製例1

GaAs半導体素子を搭載する為の、SiaNappeを被覆した半導体素子搭載用蒸板を以下の方法で作製した。

15wt%のCuを含有するCu-W合金の主会属板上に、厚さ50μmのMo板をバラジウム値を用いて接合し、かくして接合した基板のW板上にプラズマCVD法を用いて厚さ30μmのSi,Na膜を形成した。

以上の結果、 500 V以上の絶縁耐圧を有し、ピンホールの全く無い絶縁体務膜を密着性良く被覆

はCu合量は 1~40vt%の範囲であり、またCu~No 合金にあっては 1~50vt%の範囲である。

ここで、熱影張係数に係わる要求は半導体素子の影張率との整合性を保証するために必要であり、 また熱伝導性に対する要求は基板自身の致熱効率 を確保するために必要な条件である。

更に、本発明においてW板又はNo板の厚みを30~100 Amと限定したのは、該下限に満たない厚みのW板及びNo板は工業的に安価に製造し得ないからであり、また上限を越える厚さとした場合には、半導体素子搭載用基板としての熱影張係数、熱伝導度が、主金属板のCu-W合金又はCo-No合金の特性から著しくかけ離れてしまうからである。

更に、被覆層の厚みを 0.1~20 μ m と限定したのは、該下限に満たない厚さとした場合には所定の電気影響性を得ることができず、また上限を越える厚さとした場合には被覆の為のコストが著しく大きくなり、経済性の面で実用性が乏しいためである。

本発明において主金属板Cu-WおよびCu-Woに

した、無脚張係数が搭載すべきGaAs素子と近似し、かつ熱放放性に優れた半導体素子搭載用基板を得る事が出来た(基板の熱影張係数=7.9×10-4/で GaAs素子の熱膨張係数=6.7×10-4/で)。

作契例 2

Si半導体素子を搭載する為の、AlaOa薄膜を被覆した半導体素子搭載用基板を以下の方法で作成した。

まず、10vt%のCuを含有するCu-No合金の主金 属板を、超式法によりRiメッキした。次いで、予 めイオンプレーティング法によって 2 μmのAl₂O₂ で両面を被覆し、その一方の面をNiメタライズし たNo仮を終iiメッキによりメタライズ層を能した 主金属板上に銀織によって張り合わせた。

かくして、 300 V以上の絶縁耐圧を有し、かつ ピンホールの全く無い絶縁性再膜で密着性良く被 覆された、熱膨張係数が搭載すべきSi半導体素子 と近似しており、無致散性においても使れた半導 体素子搭載用基板を得る事が出来た。

上記材料をSiチップの搭載部の基板材料として

特開昭61-194842 (5)

用いた!Cパッケージでは、IC実装工程でのSiチップや他の外囲器材であるAi。O。等との熱影设係数の差が小さい為に何ら熱重を生じず、又、デバイスとしては熱放散性が極めて良好である為に寿命が伸び、信頼性の優れたICを得る事が出来た(基板の熱影張係数=5.3×10-*/で、Siチップの熱膨張係数=4.0×10-*/で)。

発明の効果

更に、熱影張率の差、高い気孔率などに基づき、 形成される電気絶縁国のピンホール、クラック発 生などといった欠陥がなくなり、基板の信頼性、 製造歩留りが大巾に向上し、製造コストも低減し 得る。

・4. 図面の簡単な説明

第1図は本発明の第1の製様による基板を用い た半導体製量の模式的な新面図であり、

第2図は本発明の別の態様に係わる基仮を用い た第1図と同様な図である。

(主な参照番号)


1・・Cu−W又はCu−Wo合金の主金質板、


2・・接合鑑牒、 3・・甲板又は110板、

4・・被覆罐、 5,5゜・・メタライズ層、

G・・Auメッキ層、 7・・半導体業子

特許出顧人 住友電気工業株式会社 代 理 人 弁理士 新居 正彦





1: 主金属板

5,51.メタライズ層

2:億付け層

6: Auメッキ層

3:W板スはM板

7:半導体素子

4: 绝绿极霉菌